|
@@ -45,13 +45,14 @@ typedef struct {
|
|
QPCIDevice *dev;
|
|
QPCIDevice *dev;
|
|
QPCIBar tco_io_bar;
|
|
QPCIBar tco_io_bar;
|
|
QPCIBus *bus;
|
|
QPCIBus *bus;
|
|
|
|
+ QTestState *qts;
|
|
} TestData;
|
|
} TestData;
|
|
|
|
|
|
static void test_end(TestData *d)
|
|
static void test_end(TestData *d)
|
|
{
|
|
{
|
|
g_free(d->dev);
|
|
g_free(d->dev);
|
|
qpci_free_pc(d->bus);
|
|
qpci_free_pc(d->bus);
|
|
- qtest_end();
|
|
|
|
|
|
+ qtest_quit(d->qts);
|
|
}
|
|
}
|
|
|
|
|
|
static void test_init(TestData *d)
|
|
static void test_init(TestData *d)
|
|
@@ -61,7 +62,6 @@ static void test_init(TestData *d)
|
|
qs = qtest_initf("-machine q35 %s %s",
|
|
qs = qtest_initf("-machine q35 %s %s",
|
|
d->noreboot ? "" : "-global ICH9-LPC.noreboot=false",
|
|
d->noreboot ? "" : "-global ICH9-LPC.noreboot=false",
|
|
!d->args ? "" : d->args);
|
|
!d->args ? "" : d->args);
|
|
- global_qtest = qs;
|
|
|
|
qtest_irq_intercept_in(qs, "ioapic");
|
|
qtest_irq_intercept_in(qs, "ioapic");
|
|
|
|
|
|
d->bus = qpci_new_pc(qs, NULL);
|
|
d->bus = qpci_new_pc(qs, NULL);
|
|
@@ -78,6 +78,7 @@ static void test_init(TestData *d)
|
|
qpci_config_writel(d->dev, ICH9_LPC_RCBA, RCBA_BASE_ADDR | 0x1);
|
|
qpci_config_writel(d->dev, ICH9_LPC_RCBA, RCBA_BASE_ADDR | 0x1);
|
|
|
|
|
|
d->tco_io_bar = qpci_legacy_iomap(d->dev, PM_IO_BASE_ADDR + 0x60);
|
|
d->tco_io_bar = qpci_legacy_iomap(d->dev, PM_IO_BASE_ADDR + 0x60);
|
|
|
|
+ d->qts = qs;
|
|
}
|
|
}
|
|
|
|
|
|
static void stop_tco(const TestData *d)
|
|
static void stop_tco(const TestData *d)
|
|
@@ -115,17 +116,17 @@ static void clear_tco_status(const TestData *d)
|
|
qpci_io_writew(d->dev, d->tco_io_bar, TCO2_STS, 0x0004);
|
|
qpci_io_writew(d->dev, d->tco_io_bar, TCO2_STS, 0x0004);
|
|
}
|
|
}
|
|
|
|
|
|
-static void reset_on_second_timeout(bool enable)
|
|
|
|
|
|
+static void reset_on_second_timeout(const TestData *td, bool enable)
|
|
{
|
|
{
|
|
uint32_t val;
|
|
uint32_t val;
|
|
|
|
|
|
- val = readl(RCBA_BASE_ADDR + ICH9_CC_GCS);
|
|
|
|
|
|
+ val = qtest_readl(td->qts, RCBA_BASE_ADDR + ICH9_CC_GCS);
|
|
if (enable) {
|
|
if (enable) {
|
|
val &= ~ICH9_CC_GCS_NO_REBOOT;
|
|
val &= ~ICH9_CC_GCS_NO_REBOOT;
|
|
} else {
|
|
} else {
|
|
val |= ICH9_CC_GCS_NO_REBOOT;
|
|
val |= ICH9_CC_GCS_NO_REBOOT;
|
|
}
|
|
}
|
|
- writel(RCBA_BASE_ADDR + ICH9_CC_GCS, val);
|
|
|
|
|
|
+ qtest_writel(td->qts, RCBA_BASE_ADDR + ICH9_CC_GCS, val);
|
|
}
|
|
}
|
|
|
|
|
|
static void test_tco_defaults(void)
|
|
static void test_tco_defaults(void)
|
|
@@ -171,11 +172,11 @@ static void test_tco_timeout(void)
|
|
|
|
|
|
stop_tco(&d);
|
|
stop_tco(&d);
|
|
clear_tco_status(&d);
|
|
clear_tco_status(&d);
|
|
- reset_on_second_timeout(false);
|
|
|
|
|
|
+ reset_on_second_timeout(&d, false);
|
|
set_tco_timeout(&d, ticks);
|
|
set_tco_timeout(&d, ticks);
|
|
load_tco(&d);
|
|
load_tco(&d);
|
|
start_tco(&d);
|
|
start_tco(&d);
|
|
- clock_step(ticks * TCO_TICK_NSEC);
|
|
|
|
|
|
+ qtest_clock_step(d.qts, ticks * TCO_TICK_NSEC);
|
|
|
|
|
|
/* test first timeout */
|
|
/* test first timeout */
|
|
val = qpci_io_readw(d.dev, d.tco_io_bar, TCO1_STS);
|
|
val = qpci_io_readw(d.dev, d.tco_io_bar, TCO1_STS);
|
|
@@ -190,7 +191,7 @@ static void test_tco_timeout(void)
|
|
g_assert(ret == 0);
|
|
g_assert(ret == 0);
|
|
|
|
|
|
/* test second timeout */
|
|
/* test second timeout */
|
|
- clock_step(ticks * TCO_TICK_NSEC);
|
|
|
|
|
|
+ qtest_clock_step(d.qts, ticks * TCO_TICK_NSEC);
|
|
val = qpci_io_readw(d.dev, d.tco_io_bar, TCO1_STS);
|
|
val = qpci_io_readw(d.dev, d.tco_io_bar, TCO1_STS);
|
|
ret = val & TCO_TIMEOUT ? 1 : 0;
|
|
ret = val & TCO_TIMEOUT ? 1 : 0;
|
|
g_assert(ret == 1);
|
|
g_assert(ret == 1);
|
|
@@ -215,18 +216,18 @@ static void test_tco_max_timeout(void)
|
|
|
|
|
|
stop_tco(&d);
|
|
stop_tco(&d);
|
|
clear_tco_status(&d);
|
|
clear_tco_status(&d);
|
|
- reset_on_second_timeout(false);
|
|
|
|
|
|
+ reset_on_second_timeout(&d, false);
|
|
set_tco_timeout(&d, ticks);
|
|
set_tco_timeout(&d, ticks);
|
|
load_tco(&d);
|
|
load_tco(&d);
|
|
start_tco(&d);
|
|
start_tco(&d);
|
|
- clock_step(((ticks & TCO_TMR_MASK) - 1) * TCO_TICK_NSEC);
|
|
|
|
|
|
+ qtest_clock_step(d.qts, ((ticks & TCO_TMR_MASK) - 1) * TCO_TICK_NSEC);
|
|
|
|
|
|
val = qpci_io_readw(d.dev, d.tco_io_bar, TCO_RLD);
|
|
val = qpci_io_readw(d.dev, d.tco_io_bar, TCO_RLD);
|
|
g_assert_cmpint(val & TCO_RLD_MASK, ==, 1);
|
|
g_assert_cmpint(val & TCO_RLD_MASK, ==, 1);
|
|
val = qpci_io_readw(d.dev, d.tco_io_bar, TCO1_STS);
|
|
val = qpci_io_readw(d.dev, d.tco_io_bar, TCO1_STS);
|
|
ret = val & TCO_TIMEOUT ? 1 : 0;
|
|
ret = val & TCO_TIMEOUT ? 1 : 0;
|
|
g_assert(ret == 0);
|
|
g_assert(ret == 0);
|
|
- clock_step(TCO_TICK_NSEC);
|
|
|
|
|
|
+ qtest_clock_step(d.qts, TCO_TICK_NSEC);
|
|
val = qpci_io_readw(d.dev, d.tco_io_bar, TCO1_STS);
|
|
val = qpci_io_readw(d.dev, d.tco_io_bar, TCO1_STS);
|
|
ret = val & TCO_TIMEOUT ? 1 : 0;
|
|
ret = val & TCO_TIMEOUT ? 1 : 0;
|
|
g_assert(ret == 1);
|
|
g_assert(ret == 1);
|
|
@@ -235,9 +236,9 @@ static void test_tco_max_timeout(void)
|
|
test_end(&d);
|
|
test_end(&d);
|
|
}
|
|
}
|
|
|
|
|
|
-static QDict *get_watchdog_action(void)
|
|
|
|
|
|
+static QDict *get_watchdog_action(const TestData *td)
|
|
{
|
|
{
|
|
- QDict *ev = qmp_eventwait_ref("WATCHDOG");
|
|
|
|
|
|
+ QDict *ev = qtest_qmp_eventwait_ref(td->qts, "WATCHDOG");
|
|
QDict *data;
|
|
QDict *data;
|
|
|
|
|
|
data = qdict_get_qdict(ev, "data");
|
|
data = qdict_get_qdict(ev, "data");
|
|
@@ -258,12 +259,12 @@ static void test_tco_second_timeout_pause(void)
|
|
|
|
|
|
stop_tco(&td);
|
|
stop_tco(&td);
|
|
clear_tco_status(&td);
|
|
clear_tco_status(&td);
|
|
- reset_on_second_timeout(true);
|
|
|
|
|
|
+ reset_on_second_timeout(&td, true);
|
|
set_tco_timeout(&td, TCO_SECS_TO_TICKS(16));
|
|
set_tco_timeout(&td, TCO_SECS_TO_TICKS(16));
|
|
load_tco(&td);
|
|
load_tco(&td);
|
|
start_tco(&td);
|
|
start_tco(&td);
|
|
- clock_step(ticks * TCO_TICK_NSEC * 2);
|
|
|
|
- ad = get_watchdog_action();
|
|
|
|
|
|
+ qtest_clock_step(td.qts, ticks * TCO_TICK_NSEC * 2);
|
|
|
|
+ ad = get_watchdog_action(&td);
|
|
g_assert(!strcmp(qdict_get_str(ad, "action"), "pause"));
|
|
g_assert(!strcmp(qdict_get_str(ad, "action"), "pause"));
|
|
qobject_unref(ad);
|
|
qobject_unref(ad);
|
|
|
|
|
|
@@ -283,12 +284,12 @@ static void test_tco_second_timeout_reset(void)
|
|
|
|
|
|
stop_tco(&td);
|
|
stop_tco(&td);
|
|
clear_tco_status(&td);
|
|
clear_tco_status(&td);
|
|
- reset_on_second_timeout(true);
|
|
|
|
|
|
+ reset_on_second_timeout(&td, true);
|
|
set_tco_timeout(&td, TCO_SECS_TO_TICKS(16));
|
|
set_tco_timeout(&td, TCO_SECS_TO_TICKS(16));
|
|
load_tco(&td);
|
|
load_tco(&td);
|
|
start_tco(&td);
|
|
start_tco(&td);
|
|
- clock_step(ticks * TCO_TICK_NSEC * 2);
|
|
|
|
- ad = get_watchdog_action();
|
|
|
|
|
|
+ qtest_clock_step(td.qts, ticks * TCO_TICK_NSEC * 2);
|
|
|
|
+ ad = get_watchdog_action(&td);
|
|
g_assert(!strcmp(qdict_get_str(ad, "action"), "reset"));
|
|
g_assert(!strcmp(qdict_get_str(ad, "action"), "reset"));
|
|
qobject_unref(ad);
|
|
qobject_unref(ad);
|
|
|
|
|
|
@@ -308,12 +309,12 @@ static void test_tco_second_timeout_shutdown(void)
|
|
|
|
|
|
stop_tco(&td);
|
|
stop_tco(&td);
|
|
clear_tco_status(&td);
|
|
clear_tco_status(&td);
|
|
- reset_on_second_timeout(true);
|
|
|
|
|
|
+ reset_on_second_timeout(&td, true);
|
|
set_tco_timeout(&td, ticks);
|
|
set_tco_timeout(&td, ticks);
|
|
load_tco(&td);
|
|
load_tco(&td);
|
|
start_tco(&td);
|
|
start_tco(&td);
|
|
- clock_step(ticks * TCO_TICK_NSEC * 2);
|
|
|
|
- ad = get_watchdog_action();
|
|
|
|
|
|
+ qtest_clock_step(td.qts, ticks * TCO_TICK_NSEC * 2);
|
|
|
|
+ ad = get_watchdog_action(&td);
|
|
g_assert(!strcmp(qdict_get_str(ad, "action"), "shutdown"));
|
|
g_assert(!strcmp(qdict_get_str(ad, "action"), "shutdown"));
|
|
qobject_unref(ad);
|
|
qobject_unref(ad);
|
|
|
|
|
|
@@ -333,12 +334,12 @@ static void test_tco_second_timeout_none(void)
|
|
|
|
|
|
stop_tco(&td);
|
|
stop_tco(&td);
|
|
clear_tco_status(&td);
|
|
clear_tco_status(&td);
|
|
- reset_on_second_timeout(true);
|
|
|
|
|
|
+ reset_on_second_timeout(&td, true);
|
|
set_tco_timeout(&td, ticks);
|
|
set_tco_timeout(&td, ticks);
|
|
load_tco(&td);
|
|
load_tco(&td);
|
|
start_tco(&td);
|
|
start_tco(&td);
|
|
- clock_step(ticks * TCO_TICK_NSEC * 2);
|
|
|
|
- ad = get_watchdog_action();
|
|
|
|
|
|
+ qtest_clock_step(td.qts, ticks * TCO_TICK_NSEC * 2);
|
|
|
|
+ ad = get_watchdog_action(&td);
|
|
g_assert(!strcmp(qdict_get_str(ad, "action"), "none"));
|
|
g_assert(!strcmp(qdict_get_str(ad, "action"), "none"));
|
|
qobject_unref(ad);
|
|
qobject_unref(ad);
|
|
|
|
|
|
@@ -358,7 +359,7 @@ static void test_tco_ticks_counter(void)
|
|
|
|
|
|
stop_tco(&d);
|
|
stop_tco(&d);
|
|
clear_tco_status(&d);
|
|
clear_tco_status(&d);
|
|
- reset_on_second_timeout(false);
|
|
|
|
|
|
+ reset_on_second_timeout(&d, false);
|
|
set_tco_timeout(&d, ticks);
|
|
set_tco_timeout(&d, ticks);
|
|
load_tco(&d);
|
|
load_tco(&d);
|
|
start_tco(&d);
|
|
start_tco(&d);
|
|
@@ -366,7 +367,7 @@ static void test_tco_ticks_counter(void)
|
|
do {
|
|
do {
|
|
rld = qpci_io_readw(d.dev, d.tco_io_bar, TCO_RLD) & TCO_RLD_MASK;
|
|
rld = qpci_io_readw(d.dev, d.tco_io_bar, TCO_RLD) & TCO_RLD_MASK;
|
|
g_assert_cmpint(rld, ==, ticks);
|
|
g_assert_cmpint(rld, ==, ticks);
|
|
- clock_step(TCO_TICK_NSEC);
|
|
|
|
|
|
+ qtest_clock_step(d.qts, TCO_TICK_NSEC);
|
|
ticks--;
|
|
ticks--;
|
|
} while (!(qpci_io_readw(d.dev, d.tco_io_bar, TCO1_STS) & TCO_TIMEOUT));
|
|
} while (!(qpci_io_readw(d.dev, d.tco_io_bar, TCO1_STS) & TCO_TIMEOUT));
|
|
|
|
|
|
@@ -405,11 +406,11 @@ static void test_tco1_status_bits(void)
|
|
|
|
|
|
stop_tco(&d);
|
|
stop_tco(&d);
|
|
clear_tco_status(&d);
|
|
clear_tco_status(&d);
|
|
- reset_on_second_timeout(false);
|
|
|
|
|
|
+ reset_on_second_timeout(&d, false);
|
|
set_tco_timeout(&d, ticks);
|
|
set_tco_timeout(&d, ticks);
|
|
load_tco(&d);
|
|
load_tco(&d);
|
|
start_tco(&d);
|
|
start_tco(&d);
|
|
- clock_step(ticks * TCO_TICK_NSEC);
|
|
|
|
|
|
+ qtest_clock_step(d.qts, ticks * TCO_TICK_NSEC);
|
|
|
|
|
|
qpci_io_writeb(d.dev, d.tco_io_bar, TCO_DAT_IN, 0);
|
|
qpci_io_writeb(d.dev, d.tco_io_bar, TCO_DAT_IN, 0);
|
|
qpci_io_writeb(d.dev, d.tco_io_bar, TCO_DAT_OUT, 0);
|
|
qpci_io_writeb(d.dev, d.tco_io_bar, TCO_DAT_OUT, 0);
|
|
@@ -434,11 +435,11 @@ static void test_tco2_status_bits(void)
|
|
|
|
|
|
stop_tco(&d);
|
|
stop_tco(&d);
|
|
clear_tco_status(&d);
|
|
clear_tco_status(&d);
|
|
- reset_on_second_timeout(true);
|
|
|
|
|
|
+ reset_on_second_timeout(&d, true);
|
|
set_tco_timeout(&d, ticks);
|
|
set_tco_timeout(&d, ticks);
|
|
load_tco(&d);
|
|
load_tco(&d);
|
|
start_tco(&d);
|
|
start_tco(&d);
|
|
- clock_step(ticks * TCO_TICK_NSEC * 2);
|
|
|
|
|
|
+ qtest_clock_step(d.qts, ticks * TCO_TICK_NSEC * 2);
|
|
|
|
|
|
val = qpci_io_readw(d.dev, d.tco_io_bar, TCO2_STS);
|
|
val = qpci_io_readw(d.dev, d.tco_io_bar, TCO2_STS);
|
|
ret = val & (TCO_SECOND_TO_STS | TCO_BOOT_STS) ? 1 : 0;
|
|
ret = val & (TCO_SECOND_TO_STS | TCO_BOOT_STS) ? 1 : 0;
|